This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-065585

(43) Date of publication of application: 07.03.1997

(51)Int.Cl.

H02J 9/06 H04N 1/00

(21)Application number: 07-219982

(71)Applicant: RICOH CO LTD

(22)Date of filing:

29.08.1995


(72)Inventor: UKEGAWA TAKESHI

(54) BATTERY BACKUP POWER SUPPLY CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To make it possible to back up by a single cell back-up battery by supplying an input from a DC/DC converter through a diode from a voltage higher than, the ordinary one during power ON, and by supplying from a battery through a diode during back-up and power-OFF.

SOLUTION: A power supply for a back-up memory 11 and its control circuit 12 is generated by a DC/DC converter 15, and the input of the DC/DC converter 15 is switched between ordinary operation and the back-up operation in configuration. That is, the input of the DC/DC converter 15 is supplied from an ordinary +45V through a diode D4 during power-ON and is supplied from a battery B through a diode D3 during back-up of



power-OFF. By doing this, the battery voltage can be made lower than the operation voltage of memory, so that the back-up can be performed by a single cell back-up battery.

LEGAL STATUS

[Date of request for examination]

10.04.2001

[Date of sending the examiner's decision of

20.02.2004

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-65585

(43)公開日 平成9年(1997)3月7日

(51) Int.Cl.*		戲別記号	庁内整理番号	FΙ			技術表示箇所
H02J	9/06	502		H02J	9/06	5 0 2 Z	
H04N	1/00			H04N	1/00	C	

審査請求 未請求 請求項の数4 OL (全 6 頁)


		容型間 来	未開水 耐水坝の数4 〇L (全 6 貝)
(21)出願番号	特願平7-219982	(71)出願人	000006747 株式会社リコー
(22)出顧日	平成7年(1995)8月29日	(72)発明者	東京都大田区中馬込1丁目3番6号 受川 猛 東京都大田区中馬込1丁目3番6号 株式
		(74)代理人	会社リコー内 弁理士 磯村 雅俊 (外1名)

(54) 【発明の名称】 バッテリーパックアップ電源回路

(57)【要約】

【課題】 単セルのバックアップ電池でのバックアップ を可能とするバッテリーバックアップ電源回路, 電池の 完全放電を防止可能とするバッテリーバックアップ電源 回路、および、パワーダウンモードを考慮したバッテリ ーバックアップ電源回路を提供すること。

【解決手段】 バックアップメモリおよびその制御回路の電源をDC-DCコンバータにより発生させ、該DC-DCコンバータの入力を、通常動作時とバックアップ時とで切り替える構成、バッテリーによるバックアップを誤動作しにくい制御回路で制御する構成、また、バッテリーの充電をパワーダウンモード用電源と通常電源で並列に行う構成。



(2)

特開平9

2

【特許請求の範囲】

【請求項1】 電源オフ時にバッテリーによりバックアップされるメモリおよび該メモリ(バックアップメモリ) の制御回路に電源を供給するバッテリーバックアップ電源回路において、前記バックアップメモリおよびその制御回路の電源をDC-DCコンバータにより発生させる如く構成し、前記DC-DCコンバータの入力を、電源オン時には通常の+5 Vからダイオードを通して供給し、電源オフのバックアップ時には、バッテリーからダイオードを通して供給することを特徴とするバッテリー 10 バックアップ電源回路。

1

【請求項2】 前記バックアップメモリおよびその制御 回路の電源側をカソードに 通常の+5 V側をアノード にしてダイオードで接続することを特徴とする請求項1 記載のバッテリーバックアップ電源回路。

【請求項3】 電源オフ時にバッテリーによりバックアップされるメモリおよびその制御回路に電源を供給し、そのバッテリー供給の有無をCMOSゲートによりトランジスタをオンオフするととにより制御するバッテリーバックアップ電源回路において、前記トランジスタのオ 20ン/オフの動作電圧を、前記CMOSゲートの動作保証電圧以上、メモリの動作保証電圧以下に設定することを特徴とするバッテリーバックアップ電源回路。

【請求項4】 機器のシステムの+5 V 電源が、パワーダウンモード用と通常動作用とに分解しており、パワーダウンモード時には、通常動作用+5 V の供給を停止してパワーダウンモード用+5 V のみを供給するシステムにおける2 次パッテリーのバッテリーバックアップ電源回路において、前記2 次パッテリーの充電を、通常動作用+5 V とパワーダウンモード用+5 V から並列に行うことを特徴とするバッテリーバックアップ電源回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、バッテリーバックアップ電源回路(以下、単に「バックアップ電源回路」という)に関し、特にファクシミリ装置の画像メモリ(いわゆるSAFメモリ)等のバックアップに好適な、バックアップ電源回路に関する。

[0002]

【従来の技術】従来、ファクシミリ装置の画像メモリの 40 の目的は、パワーダウンモードを考慮し;

ップ電池の電圧値を監視し、バックアップ メモリに供給されている電圧値が所定値 と、バックアップ電池による画像メモリー を停止することにより、バックアップ電 防止し、バックアップ電池の転極等の故 防止して、バックアップ電池の寿命を長 に、バックアップ電池の信頼性を向上さい を特徴とするものである。

[0003]

【発明が解決しようとする課題】上記従: は、以下に述べる如き問題がある。まず、 においては、電源を、通常動作時にはバ 源回路から、また、バックアップ時には イオードを介して直接供給しているが、 2次電池を+5 V程度にする必要がある。 の単セルは、例えばリチウム電池で3Vi 記従来技術に示される方式では、バッケ゛ て単セルのものが使用できない。また。。 おいては、ラッチのQ出力を、電池供給・ ントロールに使用しているが、バックア を検出してスイッチをオフする方式では. 電圧はコンデンサの充電分があるためす ちずに徐々に低下していくため、ある電」 が動作してスイッチをオフしているが、 保証されない電圧になると、スイッチを: 発生する。このため、本来は電池供給を行 ならないのに電池供給が継続され、電池 ってしまうという問題がある。更に、近日 おいて省エネルギーが要求されているこ 30 ムにおいて+5 V電源が、パワーダウン・ と、パワーダウンモードではオフされる! 5 Vとに分かれている場合がある。上記: このような構成を考慮しておらず、パワー を備えた装置に対処することができない。 明の第1の目的は、単セルのバックアップ クアップを可能とするバッテリーバック を提供することにある。また、本発明の 電池の完全放電を防止可能とするバッチ プ電源回路を提供することにある。 更に.

3

クアップ時には、バッテリーからダイオードを通して供 給することを特徴とするバッテリーバックアップ電源回 路、電源オフ時にバッテリーによりバックアップされる メモリねよびその制御回路に電源を供給し、そのバッテ リー供給の有無をCMOSゲートによりトランジスタを オンオフすることにより副御するバッテリーバックアッ ブ電源回路において、前記トランジスタのオン/オフの 動作電圧を、前記CMOSゲートの動作保証電圧以上、 メモリの動作保証電圧以下に設定することを特徴とする バッテリーバックアップ電源回路、もしくは機器のシス テムの+5V電源が、パワーダウンモード用と通常動作 用とに分離しており、パワーダウンモード時には、通常 動作用+5Vの供給を停止してパワーダウンモード用+ 5 Vのみを供給するシステムにおける2次パッテリーの バッテリーバックアップ電源回路において、前記2次バ ッテリーの充電を、通常動作用+5Vとパワーダウンモ ード用+5Vから並列に行うことを特徴とするバッテリ ーバックアップ電源回路によって達成される。

[0005]

【発明の実施の形態】本発明に係る第1のバックアップ 20 電源回路においては、バックアップメモリおよびその制 御回路の電源をDC-DCコンバータにより発生させ、 そのDC-DCコンバータの入力を、通常動作時とバッ クアップ時とで切り替えるように構成したことにより、 弯池電圧をメモリの動作電圧より低くできるので、単セ ルのバックアップ電池でのバックアップを可能とするバ ッテリーバックアップ電源回路を実現することができ る。本発明に係る第2のバックアップ電源回路において は、DFFの動作保証管圧以下でのスイッチ制御をオフ するように構成したので、誤動作によるバッテリーの放 30 れる。ここでは、DFF13がセットさ; 弯を防止し、電池の完全放電を防止可能とするバッテリ ーバックアップ電源回路を実現することができる。本発 明に係る第3のバックアップ電源回路においては、バッ テリーの充電を、通鴬動作用+5Vとパワーダウンモー ド用+5Vとで並列に行うように構成したことにより、 パワーダウンモードを考慮したバッテリーバックアップ 電源回路を実現することができる。以下、本発明の実施 の形態を図面に基づいてより詳細に説明する。

【①①06】図1は、本発明の一実施形態を示すバック アップ電源回路を示す図であり、本発明をファクシミリー40 ットされていることである。

| 電池 1 セル (3 V)であり、充電電圧は3 | 【0007】上述のバックアップ電源の 踏Cは、2つのトランジスタQ2, Q3 3~R6で構成されており、後述する如 プ時にバッテリーBの出力をオンオフす。 てのトランジスタQlを副御する機能を: る。上述のバッテリーBの充電回路Eは、 5 V オン時報よびパワーダウンモード用 に、バッテリーBの充電を、通常動作用 10 ダウンモード用+5 Vから並列に行うと ものである。なお、15はDC-DCコ り、出力は+5 Vで一定である。

> 【0008】なお、図1中の+5V電源 の+5V電源であり、電源オフ時,パワー 時には供給が停止される電源である。+ ワーダウンモード用の+5 V電源であり。 電源オフ時のみ供給が停止される電源で、 電源はバックアップ領域に供給される+ り、電源オン時、バッテリーバックアット る電源である。その他の構成については. で、その都度、説明する。以下、本実施 の動作を説明する。

【0009】道常動作時、つまり、通常の は、+5 Vがダイオード D4を介して D ータ15に入力し、画像メモリ等の供給 発生させる。これにより、バックアップ 域の+5Vとは独立した電源となってい。 クアップ動作について説明する。画像メー タが蓄積されると、前述の如く、DFF に、電源オフ時に画像メモリがバックア 【0010】上述のバックアップは、電 ンジスタQ1をオンすることにより可能 トランジスタQ1のオンオフは、トラン・ りコントロールされており、トランジス ときバックアップを行い、オフのときにi はしない。なお、トランジスタQ2がオ トランジスタQ3に加わる電圧が+5V・ 比で分圧した電圧以下のときで、かつ。

特開平9

5

この場合も、バッテリーBによるバックアップの必要性 がない。DFF13がセットされないで電源がオフされ ると、トランジスタQ2、Q1がオフとなり、バッテリ 一の供給がなく、すべての回路が停止している(図2参 庭)。

③:電源オフでバックアップ要の場合

DFF13がセットされた状態で電源がオフされると、 DFF13によりトランジスタQ2がオンし、Q1もオ ンしている。よって、電纜がオフしても、バッテリーの 供給があり、+5VBに電圧が発生し、画像メモリおよ「10」のようなシステムでは、バッテリー充電・ び副御回路が継続して動作する(図3参照)。

【0013】@:電源オフでバックアップ要の場合で、 バッテリー消耗によるバックアップ停止の場合 バッテリーBによりバックアップされた状態で長時間が 経過すると、バッテリーBの消耗によりバッテリー電圧 が低下して行き、それに伴い+5VBの電圧も低下す。 る。この+5 VBの電圧低下を電圧検出回路 16 により チェックし、これが決められた電圧以下になった場合に は、電圧検出回路16の出力によりDFF13をリセッ トする。DFFI3がリセットされるとトランジスタQ 20 であり、本発明はこれに限定されるべき 2がオフとなり、その結果、トランジスタQ1がオフと なってバッテリーBからの電源の供給が停止し、バック アップが終了する。

【()()14](5):その他

上記動作の中で、DFF13によるトランジスタQ2の 制御に関しては、次のような配慮が必要である。すなわ ち、DFF13は低消費電力を目的としてCMOSを使 用しており、DFF13がオフの状態で+5VB電額が、 徐々に低下してゆくと、その弯圧がCMOSの動作可能 鎖域ではトランジスタQ2の制御には問題がないが、電 30 バックアップ電源回路をそれぞれ実現で 圧がCMOSの動作可能領域以下になると、DFF13 の出力が保証されなくなり、本来トランジスタQ2の制 御信号がLレベルであるべきところが、その領域で買し ベルになる可能性がある。

【①①15】このような状態になると、本来、オフであ るべきトランジスタQ2、同Q1がオンになってしま い。不要なバッテリーの消費が発生することは前途の通 りである。この問題に対しては、トランジスタQ2の動 作電圧をCMOSのDFF13の動作保証電圧以上、メ モリの動作保証電圧以下に設定するととにより、このよ 40 用の説明図である。

を破壊する可能性があるため、図1に示 DSにより、大きな電位差の発生を防ぐ の、+5 V と+5 V B との間の電位差の! 図4に示す。なお、この記述は請求項21 る。

【0017】また、省エネルギーのため. モードを償えた機器においては、パワー のみ有効となる電源+5VPを有し、バ ド時には、他の電源(+5Vと、5VB): 額として、+5Vと+5VPの両方の電 が考えられる。これは、パワーダウンモー を行う必要があるが、一方。省エネルギー 流を抑える必要もあり、そのために+5 分な充電ができないため、パワーダウン・ ときには、+5 V電源からも十分な充電・ たものである。

【()()18】上記記述は、請求項4に対 る。なお、上記実施の形態は本発明の一 とは言うまでもないことである。例えば、 クシミリ装置に限らず、他の画像メモリー 広く適用可能であるという如くである。

[0019]

【発明の効果】以上、詳細に説明した如 れば、単セルのバックアップ電池でのバ 能とするバッテリーバックアップ電源回 放電を防止可能とするバッテリーバック! 路、および、パワーダウンモードを考慮 な効果を奏するものである。

【図面の簡単な説明】


【図1】本発明の一実施形態を示すバッ 路を示す図である。

【図2】一実施形態に係る回路での各信・ ンスを示す図である。


【図3】一実施形態に係る回路での各信・ ンスを示す図である。


【図4】電源立ち上がり時におけるダイ:

(5) 特開平9



(6) 特開平9





. 1 . . .